Segger-調(diào)試探針J-Link-BASE-Classic
價(jià)格
訂貨量(件)
¥999.00
≥1
店鋪主推品 熱銷潛力款
䀋䀐䀐䀋䀌䀔䀍䀓䀒䀒䀎
在線客服
深圳普索歐洲進(jìn)口備件采購(gòu)
店齡4年 企業(yè)認(rèn)證
聯(lián)系人
李玉誠(chéng) 銷售經(jīng)理
聯(lián)系電話
䀋䀐䀐䀋䀌䀔䀍䀓䀒䀒䀎
經(jīng)營(yíng)模式
經(jīng)營(yíng)批發(fā)
所在地區(qū)
廣東省深圳市
Segger 調(diào)試探針J-Link BASE Classic USB 供電
J-Link BASE 是一款 USB 供電的 JTAG 調(diào)試探針,支持大量 CPU 內(nèi)核?;?32 位 RISC CPU,它可以與支持的目標(biāo) CPU 進(jìn)行高速通信。J-Link 在全球數(shù)以萬(wàn)計(jì)的地方用于開發(fā)和生產(chǎn)(閃存編程)目的。
Segger 調(diào)試探針J-Link BASE Classic USB 供電
J-Link BASE 提供兩種功能相同的外形尺寸:J-Link BASE Classic 和 J-Link BASE Compact。
所有主要 IDE 都支持 J-Link 調(diào)試探針,包括 Eclipse、基于 GDB 的 IDE 和 SEGGER Embedded Studio。如需完整列表,請(qǐng)參閱支持的 IDE。
包括所有型號(hào)在內(nèi),迄今已出貨超過(guò) 500,000 個(gè) J-Link,這使得 J-Link 可能是的 ARM 內(nèi)核調(diào)試探針和事實(shí)上的標(biāo)準(zhǔn)。
J-Link BASE 的緊湊型變體旨在且不顯眼地安裝到開發(fā)或最終用戶設(shè)備中。小尺寸和兩個(gè)安裝孔可以將 J-Link BASE Compact 放置到現(xiàn)有設(shè)備外殼中,或?yàn)橹苯影惭b到 PCB 預(yù)留空間。
典型應(yīng)用是用于在開發(fā)或長(zhǎng)期測(cè)試設(shè)置期間自動(dòng)進(jìn)行固件驗(yàn)證的測(cè)試夾具。它還可以用于終端設(shè)備內(nèi)部的集成固件刷新或服務(wù)目的,從而限度地減少服務(wù)技術(shù)人員必須攜帶的工具數(shù)量。
規(guī)格 | 價(jià)值 |
---|---|
支持的操作系統(tǒng) | Microsoft Windows (x86 / x64 / Arm64)、 Linux (x86 / x64 / Arm / Arm64)、 macOS (x64 / Apple M1) |
電磁兼容性 (EMC) | EN 55022、EN 55024 |
工作溫度 | +5°C ... +60°C |
貯存溫度 | -20°C ... +65°C |
相對(duì)濕度(非冷凝) | 限度。90% 相對(duì)濕度 |
機(jī)械的 | |
J-Link BASE Classic 尺寸(不含電纜) | 100 毫米 x 53 毫米 x 27 毫米 |
J-Link BASE Classic 重量(不含電纜) | 70克 |
J-Link BASE Compact 尺寸(不含電纜) | 47 毫米 x 40 毫米 x 14 毫米 |
J-Link BASE Compact 的重量(不含電纜) | 20克 |
可用接口 | |
USB接口(J-Link BASE Classic) | USB 2.0(高速);USB B 型 |
USB 接口(J-Link BASE Compact) | USB 2.0(高速);微型 USB |
目標(biāo)接口 | JTAG/SWD 20 針 |
JTAG/SWD 接口,電氣 | |
電源 | USB供電 。50mA + 目標(biāo)電源電流。 |
目標(biāo)接口電壓 (V IF ) | 1.2V ... 5V |
從目標(biāo)電壓檢測(cè)引腳 (VTRef) 汲取的電流 | < 25μA |
目標(biāo)電源電壓 | 5V(來(lái)自 USB 電壓) |
目標(biāo)電源電流 | 限度。300毫安 |
重置類型 | 打開排水管。可以拉低或三態(tài) |
復(fù)位低電平輸出電壓 | V OL <= V IF的 10% |
對(duì)于整個(gè)目標(biāo)電壓范圍 (1.2V <= V IF <= 5V) | |
低電平輸入電壓 (V IL ) | V IL <= V IF的 40% |
高電平輸入電壓 (V IH ) | V IH >= V IF的 60% |
對(duì)于 1.2V >= V IF <= 3.6V | |
負(fù)載為 10 kOhm 的低電平輸出電壓 (V OL ) | V OL <= V IF的 10% |
負(fù)載為 10 kOhm 的高電平輸出電壓 (V OH ) | V OH >= V IF的 90% |
對(duì)于 3.6 <= V IF <= 5V | |
負(fù)載為 10 kOhm 的低電平輸出電壓 (V OL ) | VOL <= V IF的 20% |
負(fù)載為 10 kOhm 的高電平輸出電壓 (V OH ) | VOH >= V IF的 80% |
JTAG/SWD 接口、時(shí)序 | |
目標(biāo)接口速度 | 限度。15兆赫 |
SWO 采樣頻率 | 限度。30兆赫 |
數(shù)據(jù)輸入上升時(shí)間 (Trdi) | Trdi <= 20ns |
數(shù)據(jù)輸入下降時(shí)間 (Tfdi) | Tfdi <= 20ns |
數(shù)據(jù)輸出上升時(shí)間 (Trdo) | Trdo <= 10ns |
數(shù)據(jù)輸出下降時(shí)間 (Tfdo) | Tfdo <= 10ns |
時(shí)鐘上升時(shí)間 (Trc) | Trc <= 3ns |
時(shí)鐘下降時(shí)間 (Tfc) | Trc <= 3ns |