品牌	瓷谷
產(chǎn)品代碼	CE471KY5PY2	溫度特性	Y5P
電容量	470	標(biāo)準(zhǔn)偏差	±10%
本體直徑	φ7.5	本體厚度	3.8mm
本體高度	10.5mm	引線間距	7.5mm
引線長(zhǎng)度	3~22mm	引線直徑	0.55mm
包封腳長(zhǎng)度	2.5mm

相關(guān)小知識(shí)：.

電容諧振頻率的解釋
由于焊盤和引腳的原因，每個(gè)電容都存在等效串聯(lián)電感（ESL），因此自身會(huì)形成一個(gè)串聯(lián)諧振電路，LC串聯(lián)諧振電路存在一個(gè)諧振頻率，隨著電力的頻率不同，電容的特性也隨之變化，在工作頻率低于諧振頻率時(shí)，電容總體呈容性，在工作頻率高于諧振頻率時(shí)，電容總體呈感性，此時(shí)去耦電容就失去了去耦的效果，如下圖所示。因此，要提高串聯(lián)諧振頻率，就要盡可能降低電容的等效串聯(lián)電感。

電容的容值選擇一般取決于電容的諧振頻率。
不同封裝的電容有不同的諧振頻率，下表列出了不同容值不同封裝的電容的諧振頻率：

需要注意的是數(shù)字電路的去耦，低的ESR值比諧振頻率更為重要，因?yàn)榈偷腅SR值可以提供更低阻抗的到地通路，這樣當(dāng)超過(guò)諧振頻率的電容呈現(xiàn)感性時(shí)仍能提供足夠的去耦能力。
降低去耦電容ESL的方法：
去耦電容的ESL是由于內(nèi)部流動(dòng)的電流引起的，使用多個(gè)去耦電容并聯(lián)的方式可以降低電容的ESL影響，而且將兩個(gè)去耦電容以相反走向放置在一起，從而使它們的內(nèi)部電流引起的磁通量相互抵消，能進(jìn)一步降低ESL。（此方法適用于任何數(shù)目的去耦電容，注意不要侵犯DELL公司的專利）
IC去耦電容的數(shù)目選擇
在設(shè)計(jì)原理圖的時(shí)候，經(jīng)常遇到的問(wèn)題是為芯片的電源引腳設(shè)計(jì)去耦電容，上面已經(jīng)介紹了去耦電容的容值選擇，但是數(shù)目選擇怎么確定呢？理論上是每個(gè)電源引腳分配一個(gè)去耦電容，但是在實(shí)際情況中，卻經(jīng)常看到去耦電容的數(shù)目要少于電源引腳數(shù)目的情況，如freescale提供的iMX233的PDK原理圖中，內(nèi)存SDRAM有15個(gè)電源引腳，但是去耦電容的數(shù)目是10個(gè)。
去耦電容數(shù)目選擇依據(jù)：
在布局空間允許的情況下，做到一個(gè)電源引腳分配一個(gè)去耦電容，但是在空間不足的時(shí)候，可以適當(dāng)削減電容的數(shù)目，具體情況應(yīng)該根據(jù)芯片上電源引腳的具體分布決定，因?yàn)閺S家在設(shè)計(jì)IC的時(shí)候，經(jīng)常是幾個(gè)電源引腳在一起，這樣可以共用去耦電容，減少去耦電容的數(shù)目。